С 60 Соловьев, Валерий Васильевич (д-р техн. наук). Основы языка проектирования цифровой аппаратуры Verilog / В. В. Соловьев. - Москва : Горячая линия - Телеком, 2014. - 205 с. : ил. ; 20 см. - Библиогр.: с. 193-195 (8 назв.). - Предм. указ.: с. 197-200. - 500 экз.. - ISBN 978-5-9912-0353-1 : 261.98 р.
Рубрики: VERILOG, язык программирования Цифровые устройства -- Проектирование Держатели документа: Тюменская ОНБ Экземпляры всего: 1 КХ (С 6) (1) Свободны: КХ (С 6) (1) |
С 60 Соловьев, Валерий Васильевич (д-р техн. наук). Архитектуры ПЛИС фирмы Xilinx: CPLD и FPGA 7-й серии : [справочное пособие] / Соловьев В. В. - Москва : Горячая линия - Телеком, 2016. - 392 с. : ил. ; 23 см. - Библиогр.: с. 373-374 (57 назв.). - Предм. указ.: с. 376-382. - 300 экз.. - ISBN 978-5-9912-0500-9 : 826.54 р. Характер док. указан на обороте тит. л.
Рубрики: Программируемые логические интегральные схемы -- Справочники XILINX, программируемые логические интегральные схемы -- Справочники Кл.слова (ненормированные): интегральные микросхемы -- цифровая обработка сигналов DSP48E1 -- блоки памяти RAM -- память типа FIFO -- система ввода-вывода SelectIO -- синхронизация FPGA -- синхросигналы CMT Держатели документа: Тюменская ОНБ Экземпляры всего: 1 КХ (С 6) (1) Свободны: КХ (С 6) (1) |
С 60 Соловьев, Валерий Васильевич (д-р техн. наук). Временной анализ программируемых логических интегральных схем / В. В. Соловьев. - Москва : Горячая линия - Телеком, 2018. - 359, [1] c. : ил. ; 21 см. - Библиогр.: с. 348 (14 назв.). - Предм. указ.: с. 350-354. - 100 экз.. - ISBN 978-5-9912-0709-6 : 600.60 р.
Рубрики: Программируемые логические интегральные схемы Кл.слова (ненормированные): временной анализатор timequest -- основы временного анализа -- временные ограничения -- язык сценариев tcl Аннотация: Рассмотрены основные принципы работы с временным анализатором TimeQuest пакета Quartus фирмы Altera. Приведены теоретические основы статистического временного анализа цифровых систем на программируемых логических интегральных схемах (ПЛИС). Держатели документа: Тюменская ОНБ : Орджоникидзе, 59 Экземпляры всего: 1 КХ (С 6) (1) Свободны: КХ (С 6) (1) |
С 60 Соловьев, Валерий Васильевич (д-р техн. наук). Проектирование функциональных блоков встраиваемых систем на FPGA / В. В. Соловьев. - Москва : Горячая линия - Телеком, 2021. - 348 с. : ил. ; 24 см. - Библиогр.: с. 336 (16 назв.). - Предм. указ.: с. 337-341. - 500 экз.. - ISBN 978-5-9912-0880-2 : 724.68 р.
Рубрики: FPGA, программируемые логические интегральные схемы Кл.слова (ненормированные): проектирование памяти -- блоки встроенной памяти -- проектирование устройств управления -- проектирование микропрограммных автоматов -- блок-схемы автоматов Аннотация: Рассмотрены основы проектирования функциональных блоков, которые наиболее часто встречаются во встраиваемых системах, на программируемых пользователем вентильных матрицах FPGA (field programmable gate array - FPGA). Рассмотрено проектирование на FPGA путем описания на языке Verilog и с помощью IP-ядер блоков памяти различного типа. Держатели документа: Тюменская ОНБ : ул. Орджоникидзе, 59 Экземпляры всего: 1 КХ (С 6) (1) Свободны: КХ (С 6) (1) |